Jiao hongbao's Trash

这次进行一些systemC的尝试。 systemC对于数字集成电路设计来讲不很重要，但是对于数字集成电路的验证(Digital.IC.Verification)以及系统架构architecture来说，还是有一定地位的。 在寄存器传输级的设计中，systemC虽然有HLS技术，但是systemC在时序和面积优化还是不如systemverilog细腻，而且现有EDA和IP库基本都是verilog/systemverilog构建的，但是到了系统架构的层面上，systemverilog的仿真就太慢了，就好像是你不可能用显微镜看遍地球。 systemC有抽象的建模和性能预测，可以快速完成系统的评估。 为什么在验证这个领域systemC依然有很大作用呢？因为systemC有两个比较好用的地方，一个是参考模型(reference...

过完年回学校了今年过年实在是太迟了，在家里憋了将近40天，过年后也没多久就来学校了，今天是2026年2月25日，农历初九，基本就算过年结束吧（其实前几年也没有在家过上元宵）。 过年期间其实也没干啥，除夕到初二在家里吃饭，亲戚也没啥可走的，初三到初五在姥姥家（我们那讲姥姥是外婆）住，初六回去。今年过年感觉过于平淡了，就和网上说的刘德华都解冻失败了一样，没什么感触。 向各位老大汇报首先是在阳泉刮了个彩票： 之后是在姥姥家拍的星空，是因为前几天山西放炮放的云都炸没了，所以夜晚天空是比较清晰的，正好有冬天才能看见的猎户座，于是就用原相机和星空相机拍了几张： 蓝调(?)： 星空相机： 还有十一点多拍的： 希望可以今年可以实现的写下愿望单，希望今年可以实现。 首先是顺利做完毕设然后毕业； 然后是今年可以找一个春招实习混一混实习经验，有米赚就更好了； 如果赚到米了一定要好好出去玩，有点想去日本看烟火大会（如果WoH电影今年上半年出的话我直接冲冲冲！）； 要和hxd好好玩。 什么时候有对象啊

之前在需要用b站一些资源的时候写过一篇这个： bilibili audio and video download 其实就有过想法写一个好玩的小工具汇总，不过一直没有提上日程。这里也是来写一个汇总主页。 bilibili audio and video download generate a beautiful map

toys and tools homepage这里推荐的是一个比较好玩的项目，是github上面的maptoposter，portal在这里 这个项目可以实现生成不同风格的城市地图。 首先是安装方式，作者提供了uv和python venv两种方式，我一直都是直接用rye的，没有直接且详细接触过uv，就按照pip+venv方式安装，直接运行pip install -r requirements.txt. 安装完需要的包之后就可以直接开始图片生成大法了，使用方法非常简单，python create_map_poster.py --city <city> --country <country> [options] [options]这里可以指定主题，-t，这个项目主页展示了样例，现在来自己生成一张，比如说我想要世界第一城东京（2025年也是微弱优势战胜纽约了），就可以这样写：python create_map_poster.py --city tokyo --country japan -t...

...

寒假回家休息了一个星期（多一点）之后也是积极开发副业了（虽然主业还没怎么做）. 也是开一个关于网络渗透的新坑，这个东西我记得在大二（2024春）的时候我是有学过一点点东西的，这里也是决定把旧东西掏出来重新（稍微）系统的学一学。具体以什么形式记录现在还没有决定好，可能是类似cheatsheet的速查，等到之后实际写出来了再说（典）。 今天也是先找了几个网站，之后会对着学： TryHackme Hack The Box

欢迎来到从零开始的DFT工程师第四期。 上一期学习了简单的测试流程学习和搭建，完成了对简单模块的小测试，这一次进行略微进阶的UVM测试学习。 本次主要内容是：callback, TLM, RAL，barrier, heartbeat. 上文补充编译顺序上次写的时候没有强调编译顺序的问题，其实是在run.sh中，各个文件的顺序是比较重要的，顺序写的不对会导致编译失败。如果写代码的时候没有写typedef就会有很多编译顺序的问题。这里可以把需要的文件单独写成一个my_package.sv，在这个文件里面调整： 1234567891011121314151617package my_package; import uvm_pkg::*; `include "uvm_macros.svh" `include"interface.sv" `include"memory.sv" `include"sequence_item.sv" `include"sequencer.sv" ...

...

欢迎来到从零开始的DFT工程师第三期。 这里我们进行EDA+UVM的学习。参考的内容依旧是chipverify的相关指导书，链接在这里。 其余可供参考的资料如下： verification guide - UVM tutorial a basic tutorial of UVM easier UVM accellera official UVM testbench UVM guide for beginners UVM?UVM是指Universal Verification methodology，是一种通用且规范化的验证方法。也可以说是一个用于验证测试的框架或者是库，学习UVM的前提是systemverilog. UVM包含在很多商业或者开源软件工具中，比如说cadence, synopsys, mentor graphicsquesta，当然也可以直接下载UVM标准库，体积很小，可以用于学习，但是商业软件的框架流程一般更加成熟。 如果懒得配置商业软件的话可以去Accellera选择想要的版本下载，只需要解压之后在rc文件里面加入路径export...