my philosophic passages
此处不定时收录一些人生小感想和小文章。 但是由于众所周知的原因，我在自由创作的文字工作方面生产效率算是很低下的，而且会因为事中或者事后不满意而迅速删除，或者是直接构思一下感觉是一坨就不写了，所以这个项目更新一定会极其不规律。 PS:今晚要写的就这样子被暂时鸽掉了。 戒 急 用 忍
edge detection
尝试复现第一弹：最最亲爱的视觉图像处理（）这里是学习PYNQ尝试复现项目的第一期，今天找了一个边缘检测的项目，原链接为：https://github.com/Sahanasannagoudar/Edge-detection-using-PYNQ-Z2-board#，这个项目在PYNQ上实现了sobel边缘检测算法，是一个软硬件协同全栈开发，从C++ HLS到底层FPGA硬件编译的全部流程，想必是很适合用来学习的（？） 我们需要实现在PYNQ板子上面运行sobel edge detection算法，同时应该充分利用FPGA的并行特性，进行快速的图像处理，尽量降低延迟和能耗。 复现第一步：使用 vitis HLS 创建IP核创建IP核经典的三种方式，verilog，block，HLS，这里项目使用的是HLS完成IP核的创建。 但是由于在2024.2版本中AMD似乎弃用了vitis -mode hls 和相关的HLS Tcl模式，而是将HLS并入vitis IDE和Pyhton...
PYNQ create IP core
create IP core is an important step during PYNQ’s dev, but vivado does not have the board model by default(at least in the version of vivado 2024.2)…. as PYNQ-Z2 for example, one way to do that is to choose the chip instead of board, use the xc7z020clg400-1.(-1 means the highest speed but most expensive, it can be used under the highest clock frequency, -2 means standard speed, -3 means the lowest speed.) another way to create PYNQ-Z2 project is to download the official package, from...
start FPGA project from PYNQ
content portal PYNQ getting started AMD’s PYNQ.io PYNQ tutorial PYNQ tutorial create IP core how to create IP core and there is my study record
mnist cnn
这里依旧是找一个好玩的项目来学习本次的项目是一个用于FPGA的神经推理部署，原项目链接为：https://github.com/fpgasystems/spooNN 他实现了从tensorflow进行训练到硬件平台的部署，感觉会是一个非常适合起步的repo，今天就冲这个了（） tensorflow的模型训练
SNN simulator
这里是8月底闲来无事随便玩玩的一个项目原链接为：https://github.com/OpenHEC/SNN-simulator-on-PYNQcluster?tab=readme-ov-file 是github上面的一个库（江南大学openheclab），具体是在FPGA上实现了针对网络中计算密集型环节设计了加速模块，可以实现多块FPGA并行计算，加速模块可以根据特定的网络结构和计算要求进行灵活的配置，从而显著提高整个系统的运算效率。 简单看了一下readme，发现这个项目使用的板卡型号和我的那个是一样的，虽然我只有一块，但是还是可以借机学习一下加速模块设计和多板卡协同计算（虽然这个可能无法实际测试）。 我直接一个开冲（bushi） 当然是先烧录一个PYNQ的镜像这一步为插播，其实是在做完连网线和ssh/jupyter连接之后才发现的，原先内置的pynq镜像其实有点问题，于是这里重新烧录一下，感觉逻辑上来讲这一步应该放到最前面，于是就写到这里了。可能会导致ip地址前后不一致，不过应该不是什么大问题，Ciallo～(∠・ω<...
