现在是刚刚中期答辩结束。在这段时间里深刻地感受到了AI的发展（迫真）

于是在审视之前的计划时发现了很多不合理的地方，包括DV和GPU之类，感觉需要把这些东西放到AI快速发展之后的现在再次重新考虑一下，于是决定把已经写完的东西先保留下来，然后把本来计划要写的东西做成一个更贴近时代的版本。

当然就我的效率来说短期之内肯定写不完，最近AI发展又很快，很多东西又会删删改改，所以决定先把想写的东西整理好，然后一个一个做，每过一段时间重新根据当下的市场和技术发展现状，没写的内容重新思考是否已经过于落后然后整理成贴合当下的版本，已经写好的内容如果感觉很过时可能也重写一下。

这里要写什么内容

现在的计划是在当前主线Compute In Memory之外，systemC/systemverilog(UVM)的基础上先加入CUDA和Chisel作为基础的技术栈，然后加入一些能够顺应AI发展，有利于职业发展的学习内容和记录。

之前在知乎上看到一篇评论大学里为什么全是深度学习的文章，其中有一段意思是说，当前学校内部的激励导向会导致老师和研究生做一些除了水几篇论文之外毫无用处的工作，具体到这几年就是用xx模型，用yy方式调整参数，然后在zz上面运行aa测试样例结果发现性能优化了0.b%，最后兴冲冲的去给各个期刊塞shit. 虽然语言有点偏激，但是确实反映到了值得思考的一些问题。对于计算机的学生来说，只会猫狗分类是没有用的，真正需要花时间的工作比如数据清洗，多卡协调工作算法之类真正让公司头疼的问题完全不会，也是就业难的一个原因。

所以我就在思考对于数字集成电路的学生来说，只会写verilog加速那几个小算法是不是也是没有用的呢？只是在做编解码算法，加速指定算法，是不是也无法对接到设计公司的具体要求？只做指定算法的优化是不是无法真正体会到系统级设计软硬件的配合和优化，导致眼界被局限在一个小小的计算加速上呢？尤其是AI快速发展，现在很多不涉及算法创新的代码只需要ai agent就可以通过自然语言轻松写成，我们只要写spec和审验代码就好了，一直做简单加速器追求那百分之几的计算速度感觉真的无关紧要。

不过数字集成电路设计公司现在到底需要什么样的人选呢？

首先是当前的市场

关于这一点，其实作为大四的在校生，也没有什么人脉和资源，更重要的是也很难自己实际考察，于是也只能在网上了解一些信息。

yahoo财经有一篇报道说，预计2026年ASIC加速器出货量会超过GPU：

Google(GOOGL-US) TPU v7、Amazon(AMZN-US) Inferentia/Trainium、Microsoft(MSFT-US) Maia/Cobalt、Meta(META-US) MTIA，以及 OpenAI 與博通 (AVGO-US) 聯合設計的加速器都將達到量產規模，從而有效降低對輝達 (NVDA-US) 的依賴。

还有提到互联调度在当前AI公司推训过程中的重要性：

資料中心電氣設備供應商 Molex 也預計，到 2026 年，高速互連技術將重新受到關注，這對於在現代超大規模資料中心實現 AI / 機器學習工作負載所需的速度和密度至關重要。

看起来对于公司模型推训来说，硬件性能和互联调度比较重要。

今年3月发布了vLLM Model Runner V2, 实现了相对高效的内存管理和推理加速，提供了模块化架构和多个先进的优化技术比如说INT8/FP16量化等。那么再结合之前就有的SGLang和NVIDIA Dynamo，很多公司都需要会实际调度workload的人，感觉这些工具的使用和硬件实现也比较重要。

当然还有我在做的CIM.
感觉存算也可能是未来会大规模使用的，anker innovations已经发了首款存算AI芯片Thus，应该以后会在很多边缘和小型终端上落地使用。

关于官网的招聘信息，感觉很多公司都在挂verification engineer，比如这些：

  • NVIDIA ASIC Design Verification Engineer - New College Grad 2026（Austin）：MS+，SystemVerilog/UVM/OOP，Python，RTL design 理解，computer architecture 基础。
  • Google Silicon Design Verification Engineer, Silicon Cloud（TPU 团队）：MS，UVM/SystemVerilog，特别加分项是”experience in artificial intelligence/machine learning (AI/ML) accelerators or vector processing units”。
  • OpenAI Design Verification Engineer（San Francisco）：直接验证自家 ML 加速器，从 IP 到 subsystem 到 full SoC。
  • Intel Verification Engineer – AI SoC Development：UVM/non-UVM testbench、coverage closure、pre-silicon 到 post-silicon。
  • AMD AI Design Verification Engineer - UVM, C++, System Verilog：AI/ML 设计，结合架构师和 RTL 设计师。

以上是纯硬件侧的岗位，现在很多也要求懂AI workload了。

还有一部分是软硬件协同要求的岗位，比如说：

  • OpenAI Software Engineer, Accelerators（San Francisco, Kernels team）：要求hands-on experience with accelerator platforms for AI at data center scale (e.g., TPUs, custom silicon, exploratory architectures)、strong understanding of kernels, sharding, runtime systems, or distributed scaling techniques、performance modeling, system debugging, and software stack adaptation for novel architectures
  • NVIDIA Senior Hardware Systems Engineer - LPU Platform Pathfinding：base salary $184k–$287.5k。要求”early bring-up, diagnostics, signal integrity, and rapid prototyping”，rack/cluster scale 的 accelerator system 设计。
  • NVIDIA AI/ML Infra Software Engineer, GPU Clusters - New College Grad 2026：HPC 基础设施、Slurm/K8s 调度、Infiniband/RoCE 网络、PyTorch DDP/FSDP 分布式训练。

还有一些纯GPU/kernel优化的，不过这个内容对我来说应该是很支线的内容，就不放了。

感觉DV岗和AI workload应该是相对比较容易入职的，门槛感觉不那么高，软硬件协同的部分就需要多学一些东西了。

关于blog重构

对于「从零开始的DFT工程师」，现在真正写完的部分是1-4和一些特别篇，主要还是一些UVM的基础知识，现在AI写代码没什么问题，应该只需要看看UVM结构语法等，对测试流程和UVM代码设计有一个基本的了解即可。对于之后的部分比如说systemC，这里开始才算是软硬件协同的入口，所以之后会把systemC和测试方法作为一条支线，写一个更加贴合AI时代的版本。

还有一些比如说GPU编程，CIM学习，FPGA项目等，之前写的内容也不是很多，有些细碎，而且最重要的是那些内容感觉没有很好的利用AI的优越性，应该是要决定重写了。

对于之后的内容，应该是分成基础知识（包括语言，方法，体系结构），（相对进阶的）工具和库的使用，还有相关的项目驱动三个部分来写。

进入正篇